Memorias DDR4 según Rambus

La compañía estadounidense ha anunciado la publicación de un libro blanco con nuevas tecnologías que pretende incorporar al estándar de memoria principal de sistemas DDR4. Esperadas para 2011, la definición e incorporación de las especificaciones definitivas del estándar podría ser un problema ya que Rambus mantiene litigios sobre propiedad intelectual con otros responsables de memorias DRAM y no forma parte del JEDEC, la organización para estandarización en ingeniería de semiconductores.

A pesar de ello, Rambus pretende incluir algunas de sus tecnologías en las especificaciones del estándar DDR4, que promete grandes avances en rendimiento con transferencia de datos a una tasa de reloj efectiva de 3.200 MHz.

Entre ellas destaca FlexPhase reduciendo la necesidad de un trazado específico en los PCBs mediante la alineación precisa en el chip de datos con el reloj, permitiendo aumentar la frecuencia de trabajo. Otra de las técnicas empleadas es DSRL, acrónimo de «Differential Rambus Signaling Level» para reducción del consumo, otra de las mejoras del nuevo estándar.

Dynamic-Point-to-Point (DPP), para mejora tanto de la escalabilidad como de la integridad de la señal, y Octal Data Rate (ODR), que transfiere ocho bits de datos en cada ciclo de reloj, son técnicas presentes en la arquitectura de memoria XDR que Rambus pretende incorporar al estándar y que ya han mostrado su solvencia en DDR3, según el fabricante. No será sencillo ya que la compañía no forma parte del grupo de estandarización JEDEC y mantiene importantes tensiones con otras de las compañías punteras en diseño y desarrollo de memorias.