Intel Foveros: una nueva manera de crear chips 3D apilando componentes

La creación de chips 3D ha sido la respuesta de la industria a las limitaciones que han tenido que afrontar debido al incremento de superficie ocupada con el lanzamiento de cada nueva generación. En el caso de los procesadores los transistores en 3D (o tri-gate) marcaron un punto de inflexión importante, ya que permitieron encontrar una salida «en vertical» a las limitaciones «en horizontal».

Sin embargo no debemos caer en el error de pensar que esto es exclusivo de Intel o de los procesadores. La memoria NAND Flash también ha adoptado el modelo de los chips 3D, y la memoria HBM y HBM2 ha seguido esa misma línea, lo que ha permitido reducir el impacto de los chips en el PCB del producto final y conseguir diseños mucho más compactos sin tener que sacrificar prestaciones.

Durante el evento que ha celebrado Intel Raja Koduri, jefe del grupo de computación del gigante del chip, ha profundizado sobre el desarrollo de chips 3D y ha presentado Foveros, una nueva manera de crear chips 3D que rompe con el esquema tradicional y sienta unas bases «totalmente nuevas». Según el ejecutivo de Intel permitirá crear chips más pequeños, y funcionará sin problemas bajo el proceso de 10 nm.

Bien, ¿pero qué es exactamente Foveros? Podemos definirlo como un sistema de interconexión de alta densidad que permite crear chips 3D al más puro estilo Lego, superando las limitaciones que conlleva unir diferentes elementos en un mismo encapsulado y bajo un único intercalador.

Con Foveros el gigante del chip aspira a hacer realidad su idea de conectar diferentes chiplets obteniendo una uniformidad plena, tanto que se habla de una integración similar a la que obtendríamos con un diseño de núcleo monolítico, casi nada.

El diseño del diseño de este nuevo sistema se plantea de la siguiente manera: el chip de computación y otros elementos se colocan sobre un intercalador activo utilizando microelevadores FTF, mientras que en el intercalador activo tenemos vías TSV que atraviesan el silicio y que facilitan la comunicación, terminando en elevadores que unen el conjunto al encapsulado. Nuestros lectores más avanzados se habrán dado cuenta de que es un concepto similar al que utiliza AMD, pero con la diferencia de que tenemos un intercalador activo en lugar de uno pasivo, lo que permitirá un mayor control sobre posibles filtraciones y mejorar el rendimiento en general.

Si todo va según lo previsto las primeras soluciones de Intel basadas en Foveros llegarían en forma de FPGA y debutarán a finales de 2019.