Desarrollan sistema de caché inteligente para crear procesadores más rápidos

Los procesadores actuales utilizan un sistema de caché que trabaja a diferentes niveles (L1, L2 y L3 principalmente) para mejorar el rendimiento en diferentes aplicaciones.

Ese sistema de caché actúa como una memoria intermedia de alta velocidad, posicionada entre el procesador y la RAM del equipo. La principal ventaja que ofrece es que permite almacenar los datos más habituales y evita que la CPU tenga que volver a procesarlos o que recurra a la RAM.

Esto último es muy importante, ya que la caché es más rápida que la RAM y permite realizar comunicaciones a una velocidad mucho mayor.

Sin embargo hay diferentes niveles de caché, y esto implica que tienen sus propias ventajas y desventajas. La caché L1 es la más rápida pero también es la que se presentan en menor cuantía. Normalmente una CPU de consumo llega a montar hasta 576 KB.

La caché L2 es más lenta que la L1 pero más rápida que la RAM. Por lo general se encuentra en cantidades mucho mayores (hasta 18 MB en CPUs de consumo) lo que permite almacenar una mayor cantidad de datos e instrucciones. Con la caché L3 ocurre lo mismo, es más lenta que la anterior pero más económica y por ello se suele montar en mayores cantidades. Puede llegar a rozar los 30 MB en procesadores tope de gama actuales para consumo general.

Ahora que tenemos claro qué es y cómo funciona la caché podemos entrar a hablar de Jenga, un sistema de caché inteligente que propone una nueva manera de trabajar que podría reducir las latencias y mejorar considerablemente el rendimiento.

La clave detrás del mismo es muy sencilla, identificar qué procesos y aplicaciones se beneficiarían más de quedar almacenados en un nivel concreto de caché por la reducción que implica el envío a uno u otro y la ya citada reducción de la latencia.

Esto implicaría obviamente alterar la jerarquía actual que se da a los datos e instrucciones que se guardan por ejemplo en la caché L1.

Es una propuesta interesante pero de momento sólo ha funcionado en simulaciones y su aplicación a CPUs de consumo general es algo todavía muy lejano.

Más información: MIT.