Web Analytics
Conecta con nosotros

Noticias

Desarrollan sistema de caché inteligente para crear procesadores más rápidos

Publicado el
Desarrollan sistema de caché inteligente para crear procesadores más rápidos 28

Los procesadores actuales utilizan un sistema de caché que trabaja a diferentes niveles (L1, L2 y L3 principalmente) para mejorar el rendimiento en diferentes aplicaciones.

Ese sistema de caché actúa como una memoria intermedia de alta velocidad, posicionada entre el procesador y la RAM del equipo. La principal ventaja que ofrece es que permite almacenar los datos más habituales y evita que la CPU tenga que volver a procesarlos o que recurra a la RAM.

Esto último es muy importante, ya que la caché es más rápida que la RAM y permite realizar comunicaciones a una velocidad mucho mayor.

Sin embargo hay diferentes niveles de caché, y esto implica que tienen sus propias ventajas y desventajas. La caché L1 es la más rápida pero también es la que se presentan en menor cuantía. Normalmente una CPU de consumo llega a montar hasta 576 KB.

La caché L2 es más lenta que la L1 pero más rápida que la RAM. Por lo general se encuentra en cantidades mucho mayores (hasta 18 MB en CPUs de consumo) lo que permite almacenar una mayor cantidad de datos e instrucciones. Con la caché L3 ocurre lo mismo, es más lenta que la anterior pero más económica y por ello se suele montar en mayores cantidades. Puede llegar a rozar los 30 MB en procesadores tope de gama actuales para consumo general.

Ahora que tenemos claro qué es y cómo funciona la caché podemos entrar a hablar de Jenga, un sistema de caché inteligente que propone una nueva manera de trabajar que podría reducir las latencias y mejorar considerablemente el rendimiento.

La clave detrás del mismo es muy sencilla, identificar qué procesos y aplicaciones se beneficiarían más de quedar almacenados en un nivel concreto de caché por la reducción que implica el envío a uno u otro y la ya citada reducción de la latencia.

Esto implicaría obviamente alterar la jerarquía actual que se da a los datos e instrucciones que se guardan por ejemplo en la caché L1.

Es una propuesta interesante pero de momento sólo ha funcionado en simulaciones y su aplicación a CPUs de consumo general es algo todavía muy lejano.

Más información: MIT.

Editor de la publicación on-line líder en audiencia dentro de la información tecnológica para profesionales. Al día de todas las tecnologías que pueden marcar tendencia en la industria.

7 comentarios
  • alxSoft

    Sería algo como la prioridad que manejan en los hilos de procesamiento de cada núcleo cuando se maneja el SMT… supongo!

  • Hernan

    «es alto todavía muy lejano» Algo. Los correctores ortograficos hacen desastres de gramatica, yo no los uso, de ahi mis errores

  • Isidro Ros

    Gracias por avisar de la errata, saludos.

  • Isidro Ros

    La idea base es parecida sí, pero es bastante complejo ya que implica «jugar» con la jerarquía de la caché.

    Saludos.

  • Gúgolplex

    Becario, en casi todas las publicaciones tienes erratas. ¿No te pagan lo suficiente?

  • Isidro Ros

    Escribo tanto al día como abogado y como redactor en MC y sus medios que lo raro sería que no tuviese alguna errata. Al fin y al cabo soy humano.

    Por otra parte te invito a que descubras por qué se suelen producir las erratas y la gran historia que hay detrás de ellas.

    Otra sugerencia, aunque más bien es un consejo, menos ortografía y más educación, que está claro que necesitas una buena dosis de ella. Si no lo entiendes ahora tranquilo, lo irás aprendiendo cuando madures.

    Saludos.

  • Gúgolplex

    ¿Mi comentario te sentó mal? Jajaja, lo que tienen que hacer es leer el artículo cuando lo terminen de publicar.

Lo más leído